FusionPapers
図版検索AI要約wiki日本の研究装置ジャーナルChatGPTAbout
© 2026 FUSIONPAPERS
About法務情報
トップに戻る

Qualification method for a 1 MGy-tolerant front-end chip designed in 65 nm CMOS for the read-out of remotely operated sensors and actuators during maintenance in ITER

Jens Verbeeck, Ying Cao, Marco Van Uffelen, Laura Mont Casellas, Paul Leroux2015年Fusion Engineering and DesignIF 1.7出版社

装置

iter高精度(タイトル一致)

wiki

ITER
この論文にはまだAI要約がありません。